



NVIDIA Blackwell GPU 架构详解

SM100 · TMA · TMEM · tcgen05.mma · 第五代 Tensor Core


一、GPU 整体层级架构



二、SM 内部详细架构 (Streaming Multiprocessor)



三、GEMM 数据流: TMA → SMEM → TMEM → Tensor Cores



关键变化: Hopper 的 WGMMMA 累加器在 Register File → Blackwell 的 tcgen05.mma 累加器在 TMEM, 彻底解耦寄存器压力

四、核心组件详细说明

TMA (Tensor Memory Accelerator)

TMA 是 Hopper 引入、Blackwell 增强的**异步内存搬运单元**。它将全局内存到 SMEM 的批量数据搬运工作从 CUDA 线程卸载到专用硬件单元。

- Tensor Descriptor**: 64 位指令描述符, 编码张量维度、步长、数据类型
- TMA Multicast**: Cluster 模式下, 一次读取写入多个 SM 的 SMEM, 减少 L2 流量
- 异步操作**: 线程无需等待, 通过 mbarrier 同步
- im2col / 张量映射**: 支持卷积、矩阵等多维张量布局

tcgen05.mma (第五代 MMA)

Blackwell 用 **tcgen05.mma** 取代了 Hopper 的 WGMMMA, 是张量核矩阵乘累加指令。

- 单线程发射**: 仅需一个线程发起指令, 而非 Warpgroup 的 128 线程
- 异步执行**: 指令发射后立即返回, 通过 cp.async.bulk.commit_group 同步
- 2-CTA 协作**: 两个相邻 CTA 协同计算更大 tile (如 256×128)
- 支持精度**: FP4 (NVFP4/FP6/FP8)、TF32、FP16、BF16、INT8、MX 块缩放类型

TMEM (Tensor Memory)

Blackwell 全新引入的**片上张量内存**, 每 SM 256 KB, 专用于存储 MMA 累加器。

- 解耦累加器**: 累加器不再占用 Register File, 释放寄存器给 epilogue 计算
- warp 级同步**: TMEM 内数据 warp 可见, 无需显式同步
- tcgen05.ld/st**: 专用指令在寄存器与 TMEM 间搬运数据
- 提升重用率**: 中间结果留在 TMEM, 减少 SMEM→寄存器往返

Warp Scheduler / 指令调度

每 SM 有 4 个 **Warp Scheduler**, 每个负责一个 Sub-partition 的指令发射。

- 每周期发射 1 条指令**, 每调度器服务 8 个 Warp (4 调度器共 32 Warp = 1024 线程)
- Scoreboard**: 跟踪寄存器依赖与指令完成状态
- tcgen05 调度**: 单线程发射的 MMA 指令由调度器分发到 Tensor Core
- 每调度器独立**: 4 个子分区可并行执行不同 Warp 的指令

内存层级对比

- HBM3e**: ~8 TB/s 带宽, 全局内存
- L2 Cache**: 全片一致性, ~数 TB/s
- SMEM**: 228 KB/SM, ~30 TB/s, TMA 写入
- TMEM**: 256 KB/SM, 张量核专属累加器
- Register File**: 128 KB/SM, 通用寄存器, MMA 累加器不占用

精度支持 (第五代 Tensor Core)

- FP4**: NVFP4 / FP6 / FP8 组, 第二代 Transformer Engine
- FP16 / BF16**: 标准半精度矩阵乘
- TF32**: Tensor Float 32
- INT8**: 整数矩阵乘
- MX 块缩放**: Microscaling 块量化类型 (e.g., MXFP4, MXFP8)
- Blackwell Ultra**: 15 PFLOPS 密集 NVFP4 算力

蓝色: 内存/缓存 (L1/TMA)

紫色: Tensor Core / MMA

绿色: 共享内存 (SMEM)

橙色: TMEM (Blackwell 新增)

红色: 特殊功能单元 (SFU)

粉色: Warp 调度器